확대 l 축소

Vivado 환경하에서 Verilog를 이용한 FPGA 설계 및 실습

Verilog HDL의 모델링 모델부터 FPGA 구현 및 검증에 이르는 전체 과정 학습 가능

21세기 출판사에서 'Vivado 환경하에서 Verilog를 이용한 FPGA 설계 및 실습'을 발간하였다.

교재의 1장과 2장에서는 Xilinx사의 Vivado 툴 설치와 사용에 대해서 설명하였고, 3장에서 7장까지는 기본적인 조합 논리 회로의 설계 및 구현을 설명하였으며, 8장에서 11장까지는 기본적인 순차 논리회로의 설계 및 구현에 대해서 설명하였다.

그리고, 부록에는 리버트론의 FPGA Starter Kit III의 사용자 매뉴얼을 첨부하였다.

이 교재의 내용에 따라 실습을 진행한 독자들은 Verilog HDL의 모델링 모델부터 FPGA 구현 및 검증에 이르는 전체 과정을 스스로 할 수 있는 능력을 갖추게 될 것이다.

교재의 목차는 다음과 같다. 

PART 1 Vivado 소프트웨어의 설치와 사용

CHAPTER 1 Vivado 소프트웨어의 설치

CHAPTER 2 Vivado 소프트웨어의 사용

PART 2 디지털 논리 회로 설계

CHAPTER 3 반가산기

CHAPTER 4 전가산기

CHAPTER 5 디코더와 인코더

CHAPTER 6 멀티플렉서와 디멀티플렉서

CHAPTER 7 n비트 가산기

PART 3 순차 논리 회로 설계

CHAPTER 8 분주 회로

CHAPTER 9 무어 머신

CHAPTER 10 밀리 머신

CHAPTER 11 Up-down 계수기

PART 4 디지털 시스템 설계

CHAPTER 12 신호등 제어기의 설계

CHAPTER 13 디지털 시계의 설계

APPENDIX FPGA Starter Kit III User Namual


이전화면맨위로

확대 l 축소